c-基础较好，去转cpu仿真验证模拟怎么样？

一直都做软件开发的，不知转做这个方向的开发（systemc），做2~3年后熟悉了，有什么往后的发展方向或路子？
大牛给指点一下!网上看了些systemc的文章，以前没有接触过，心里没谱。谢谢！

转SystemVerilog吧，也是基于OOP的，在业界更流行一些

sc更接近C，而且和sv特长不太相同吧
应该没有更流行的说法吧

SV大量借鉴了C++的技术，所以对熟悉C++的验证工程师来说只要搞定Verilog的基础部分即可。
当前工业界（包括北美/欧洲/国内，从EDA厂商到芯片设计公司）已经倾向使用SV来做设计验证，而SC则在坚守高层行为验证。

北美有IDT等等，欧洲有NOKIA等等，国内有海龟初创....关注一下Mentor的Questa的
用户就能了解一些情况。SV与Verilog天然结合，又汲取了C++的优点，成为主流设计
验证语言太正常了。

主要是考虑验证的时间上吧，sc在系统级验证的速度很快，在RTL级sv还是占优吧。