微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 发个ASIC中的ROM与RAM生成的问题

发个ASIC中的ROM与RAM生成的问题

时间:10-02 整理:3721RD 点击:
比如一个芯片里面需要用到ROM来存数据,RAM来存中间产生的数据。那么我们怎么来设计这个RAM,ROM呢?是用Verilog自己来编?还是有相应的这个软件呢?新手发问,谢谢指教

还有就是设计的时候都需要考虑哪些参量呢?

RAM的话,有工具可以生成,我们用的ARTISIAN的,也可以自己写,用寄存器堆来表示,容量小的话,建议用寄存器堆表示;ROM的话,据我了解是,流片的时候,把需要写进的数据给FOUNDRY厂,然后他们会帮搞定。

谢谢楼上的,我需要存在ROM里面的数据大概也就一百多个,24位字长的。这样需要的芯片面积大吗?在我布局布线的时候需要考虑些什么呢?要预留一定的面积给它吗?还有就是如果ROM只能在流片的时候交给foundry厂来做,那么我用什么方法来仿真呢?还有就是时序这些问题~最近在考虑这个问题,脑子有点乱了~

ROM仿真你还是用reg矩阵来模拟嘛,用initial语句+$readmemb任务初始化就成了呗。

rom和ram一样都是要选对应制成的macro,比如上边提到的ARTISIAN就提供ram。
通常讲rom比较小,
流片的时候,rom里面的code确是交给foundry来做,但rom是APR是要画好的,这点和ram一样。
另外提醒一下,最好把rom code做在最上层的metal,以后改rom code就只要动最上面的metal,ECO的费用会少一些。

用 memory compiler, like Artisan

真是太感谢各位了,让我茅塞顿开哦

mark !

受教了

受教了

Thanks for your sharing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top