关于数字下变频的一个奇怪的问题。

我们一般做数字下变频，都是把一个实信号进行数字下变频，分别乘以sin和cos就可以了。但是假如来了一个中频信号，而这个中频信号已经是I Q两路信号了，要把它变成基带信号，也就是做下变频，尴尬了，应该怎么做。用硬件FPGA做。
期望大家的回答。

我的错。I Q数字信号的下变频稍微复杂那么一点，数学上实现很简单，FPGA上实现也很简单。可能的问题是，XILINX给的IP核有点恶心，载频跟采样频率规定的死死的，就那么几个离散的数值，quartus则可以自己输入，感觉不爽。
大家有关数字下变频的问题可以在这个帖子里讨论。

   因为他是专门让LTE等那几个系统来用的

帮顶，虽然看不懂

如果人人都献出一个顶，论坛将会变成更好的论坛。

这个可以自己写，下变频实现起来就是乘法和滤波。如果已经有IQ信号了，那么应该直接滤波就好了

没有看懂，列出数学表达式，只要数学上能理解，就好实现了。

I'=Icos+Qsin;
Q'=Qcos-Isin;
这就是I Q信号进行数字下变频的数学表达式。中频信号 I Q进入FPGA，然后进行下变频变到基带。这样的话，主要就是计算sin与cos了，应该是用dds产生。之后要解决的问题是减号的问题。这就蛋疼了。是要dds产生sin还有cos之后还要产生-sin,还是巧妙地用sin变成-sin,I'的计算用一个复数乘法器就可以，Q'就复杂一点。不知道具体的哪个方案好一点。
哪位有好的主意呢?