请教下testbench调用底层模块内部信号

时间：10-02 整理：3721RD 点击：

最近在做一个仿真测试，用的xilinx的vivado开发环境，编写testbench时采用“."的逐层调用内部信号，如top_u.sub1_top_u.sub2_top_u.R_ctl_state，但总是停留在调用的那行测试语句上不进行下去，后来删除发现就可以，所以我只得怀疑这种方式能否使用，我记得曾经进行$monitor任务调用时可以这样，有些糊涂了（我这里调用内部信号是为了使用内部状态机来产生相应时刻的激励），牛人们能给分析下么?http://xilinx.eetop.cn/viewthread-338665（这篇帖子里有提到一些查看内部信号的方法）

后来发现了问题，由于testbench的编写得是一种顺序思维，且其中出现了死循环，改用时钟边沿就可以避免了，目前了解的是行为级仿真是可以调用内部信号的，而综合后好像不行

上一篇：ise综合的时候出现了问题（求助）
下一篇：对FALSE PATH的理解

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类