微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise综合的时候出现了问题(求助)

ise综合的时候出现了问题(求助)

时间:10-02 整理:3721RD 点击:
代码在quartusII里都调试成功了,移植到ISE里综合出现了如下警告
WARNINGar:288 - The signal clk_IBUF has no load.  PAR will not attempt to route this signal.
我的所有输入信号都出现这个警告,如果布线不对输入信号布线的话,当然不会有信号输出了,实际调试的时候也是这样,没有信号输出。
请问如何解决这个警告?

在其他工具里面 DC icc 中也经常出现这种情况,觉得很是奇怪。

你是不是用了什么PLL之类的东西?还是人为添加了BUFFER?

3# gaurson
自己写的锁相环,没有调用IP,也没有认为加BUFF

clk_IBUF那这个信号不是你的PLL里面的吧?

你看看你的pcf文件和ucf文件的约束是否一致的吧,修改一下约束试试!

要写ucf文件的吧,跟xilinx芯片的引脚连结起来

谢谢各位。问题找到。是小弟犯了个小错。



    我也遇到这个问题了,能不能请教下是什么原因啊?


       您好!我在用XC3S50AN开发一电路板的时候,首先想看看我引脚分配的是否合理,所以编写了一个简单的程序,可是在综合、布局布线的时候对输入引脚提示WARNINGAR:288:Signal ....has no load.....这个警告,输出引脚提示has no driver,在网上也没找到什么资料,看阁下遇到过这个问题,能给些建议吗,谢谢你。如果我问题没表述清晰希望给我回帖啊,多谢



    先看下综合结果是不是有些信号被优化掉了

麻烦能说下解决的方法吗,我也遇到这个问题了,多谢了!

有谁可以读XC3S50AN的程序联系我 18913611225

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top