门控时钟和时钟时能的区别

门控时钟是直接放在寄存器的时钟端的，时钟使能是放在使能端的

    也就是说，门控时钟是在寄存器之外做一个门控信号和时钟信号的与门，将与门的输出作为时钟信号给到寄存器；而时钟使能信号是直接连到寄存器的使能端，这样理解对吗?
既然可以使用时钟使能信号，为什么还要弄个门控时钟信号出来呢?额外加的与门不但增加时钟延时，对时钟的稳定性也有很大的影响

ASIC方面我就不太清楚了，FPGA是不太推荐用门控时钟的，可能造成毛刺或者亚稳态等问题。

同样的疑问。同二楼。
难道是有些库中没有带有时钟使能的寄存器的缘故?小弟是新手，求解大侠，谢谢

一般不支持门控时钟的！
这可能与你写的codes有关系吧！

跟器件、SOC时钟树实现有关系，得考虑到后端实现！

恩，大家说的都挺好的，小弟受教了...

恩，大家说的都挺好的，小弟受教了...

    两者目的是不一样的，时钟使能是在FPGA同步设计中，为了避免引入新的时钟域（同源分频时钟）造成skew方面的问题，而采用的一种方法将其转化为单一的时钟域电路，降低复杂度和提高可靠性。
    门控时钟通常是ASIC设计中为了降低功耗，针对寄存器组的时钟进行门控优化，减少FF电路不必要的时钟翻转，以降低系统功耗。通常由工具综合时自动插入。
    两者功能目的均不同。

       也就是说实际上fpga的设计时钟使能就相当于代替了门控信号的功能，同时减少了时钟域的引入，可以这样说吧?
fpga设计中一般是使用时钟时能信号来节省功耗，asic一般是用门控时钟来节省功耗.

    不是的，FPGA中的时钟使能电路，FF端的clock是一直有效的，也就是说，只要源时钟没停，FF端的时钟会一直翻转
    而门控电路，FF端的clock不是一直有效的，源时钟虽然没停，但是如果此FF的数据使能无效，那么FF端的时钟不会翻转

should be same...........

10楼正解

   赞，解答的挺细致的。

不错好好，11楼说的对

受教！

学习了，好贴需要顶一下

门控时钟时一种低功耗设计，当不需要时钟时停止时钟的翻转，一般是在ASIC中使用。使能时钟的话，时钟信号一直在翻转，只不过使能端有效或无效来决定输出是否跟随输入发生变化，使能时钟没有降低功耗的作用，一般是出于function或者timing的考虑。