QUARTUS 中为什么没有IO的时序分析

时间：10-02 整理：3721RD 点击：

我在一个工程中加入了输入时序约束，编译过程中也没有报错，可是在静态时序分析中Report all I/O Timing里面没有任何报告;我用原工程的一小部分建立了一个新工程，加入了同样的输入时序约束，这时静态时序分析中Report all I/O Timing里面有关于输入的时序报告，
这是什么原因呢?

上一篇：QUARTUS中DDR时序约束的问题
下一篇：门控时钟和时钟时能的区别

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器