微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 异步·fifo半空半满该如何判定?

异步·fifo半空半满该如何判定?

时间:10-02 整理:3721RD 点击:
看的一些资料说是可以相减,但相减的应该是二进制数吧,,这就不涉及到格雷码了?半空半满如何设计到格雷码呢?

半空半满和格雷码的关系?
对此不太了解,或者你说的没有很清楚?



    格雷码用来跨时钟域传输,传过来之后随你咋玩,比如说转成二进制


意思是说,,格雷码打2拍作为跨时钟域后,,然后转换成二进制,进行比较吗?,冒昧的再问一下,,半空半满的含义?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top