ise编译速度慢，有什么办法加快

    用高版本的试试，一般高版本会对软件性能做一些优化；
    修改优化选项（降低优化力度，一般面积优先的会比timing优先的快些）；
    修改RTL和你的sdc让设计变简单是王道哇，所谓的综合的迭代时间和这个是正相关。
    用linux版的ISE试试，在ISE7的那个时代，我用limux版的试过，比同版本windows版的略快些，当然和机器配置也是密切相关的。

最高版本了，ise14.3,

xilinx编译慢是一个固有的问题，尤其是做大型逻辑的时候。我们平常都是使用工作站进行编译。虽然高版本的似乎有优化，但是没有质的改变。

提高机器配置是根本的解决之道

It all depends on the size of your design. Try using a faster pc.

打开多线程选项。

   怎么打开啊?

传说中有一种直接修改BITSTREAM的方法，前提是写过一个通用化可配置的BIT文件
直接用脚本语言改BITSTREAM，几秒一个版本

very gud job

veriverigud

guuuuud

so gud job

veryveryguud

okeydude

对于综合速度关键要看写代码的风格，代码尽量写整齐，层次化明确，还有一种办法就是分块编译，把其中一些模块独立编译成edf文件，然后通过black_box加入Design这样编译很快，关键是P&R的时候速度比较慢，vivado可以setparam general.MaxThreads 8 ISE设置不晓得。对于ISE设计如果修改不大的话比如IO电平，slow改为fast，还有DCM频率以及一些不同修改布局布线就能达到的可以将上个版本P&R之后的ncd文件转换成xdl文件，然后修改xdl文件，再将xdl文件转化成ncd文件直接生成bitstream就很快，但是比较复杂的修改这样做基本不可能。对于修改bitstream的方法基本纯属扯淡了。

请不要这么武断啊，我亲眼所见 ，改bitstream。不过有几个前提

    不是武断，做应用的通过改bitstream太难了，他们知道那个bit对应那个SRAM，那个SRAM对应那个功能，如果对FPGA电路很清楚的人那肯定是做芯片的，我之前就是做反向FPGA的，也改过bitstream来改变DCM频率，但这种方法对于应用人来说是天方夜谭，谁哪来那么多功夫去分析bitstream，对他们没有意义。