求助，如何设计多FPGA的电路板
时间：10-02
整理：3721RD
点击：
需要在一块控制板上画两块FPGA，两块FPGA之间通过两个I/O口关联，求助两块FPGA时钟怎么处理，I/O口如何连接，是直接相连还是通过隔离芯片还是怎样处理?
没有经验，纯粹个人感觉：
1、时钟输出到两个FPGA的时钟输入pin的路径长度应该相等，有利于之后的时序分析。
2、IO之间加限流电阻就好吧。如果线很长，可能要坐下阻抗匹配。
直接连接即可。
不过要注意是同样的VCCIO哦。如果不是的话，那么则需要做转换。
低速应用直接连即可，高速应用也是直接连（时钟用差分对互联），布线时注意等长处理。另外注意，每个FPGA的时钟输入pin用GCLK pin