微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > assign和if else的区别?

assign和if else的区别?

时间:10-02 整理:3721RD 点击:
//1
wire [3:0] d;
wire a,b;
assign d=(a==1'b1)?4'h5:
              (b==1'b1)?4'ha:d_reg;
always @(posegde clk or negedge RSTn)
begin
  if(RSTn==1'b0)
     d_reg <= 4'h0;
  else
    d_reg <= d;
end

// 2
always @(posedge clk or negedge RSTn)
begin
  if(RSTn==1'b0)
    d <= 4'h0;
  else if(a==1'b1)
   d <= 4'h5;
  else if(b==1'b1)
    d <= 4'ha;
end
这两种用dc综合有区别吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top