求助一个有关xilinx时序约束的问题
时间：10-02
整理：3721RD
点击：
各位好，初学者问一个比较低端的问题，今天看了一些时序约束的知识，不明白用offsets before进行输入约束时这个offset值是怎样算出来的?
这个约束要看你跟什么芯片接
看你接其他芯片的输出延迟在加上时钟频率来确定。比如时钟频率100MHz，其他芯片输出给FPGA的输出延迟为6ns，则FPGA的offset before不得少于4ns。这里假定理想状况，FPGA和外部芯片的时钟同源，且时钟到达FPGA和外部芯片的相位完全相同。
楼上正解。输入输出offset与线长及时钟有关，这个可以和硬件PCB工程师沟通，自然会了解。