微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 对于primetime支持的器件（譬如xilinx v5），如何开展静态时序分析

对于primetime支持的器件（譬如xilinx v5），如何开展静态时序分析

时间：10-02 整理：3721RD 点击：

已在vhdl项目中
知sdf文件和布局布线后网标文件，只是缺少simprim.db吗
还是说需要别的工艺库
小白求指导

是做STA分析的吧，对于PT，输入源：DUT网表，sdf文件，工艺库，还有RAM的db库。

请问工艺库在哪获得?

找后端要。

FPGA的simprim.db 如何生成呢? 有人知道吗?

上一篇：这个如何避免使用for循环呢
下一篇：Select IO IP核仿真问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top