这个如何避免使用for循环呢

时间：10-02 整理：3721RD 点击：

i=0; j=0; A=0; B=0;do 78 times {
A = S = (S + A + B) <<< 3;
B = L[j] = (L[j] + A + B) <<< (A + B);i = (i + 1) mod 26;
j = (j + 1) mod 4;
}

用verilog实现这个伪代码，除了for循环，还有什么替代的方法，for循环综合后面积太大

可以参考本论坛的另外一个帖子
http://bbs.eetop.cn/thread-597259-1-1.html

上一篇：关于.synopsys_dc.setup
下一篇：对于primetime支持的器件（譬如xilinx v5），如何开展静态时序分析

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类