用mvsim+vcs进行LowPower仿真流程，为什么没有出现期待中的不定态

大家好：
       我最近用mvsim+vcs做了一下RTL级LowPower仿真，流程能顺利跑下来，但是出现了一些问题还没有找到答案，想请教一下有经验的大侠们
【仿真的流程】
第一步，mvcmp design
第二步，mvcmp upf文件
第三部，mvdbgen
第四步，vcs compile+run
上述流程跑下来没有问题
【问题】
跑的case是chip中一个电源域（在此称该电源域位PD_X）的断电再上电的sequence，从波形上能看到power_switch和isolation_control_signal都变为了断电模式
可是当power_switch变高后，与PD_X相对应的hierarchy（instance）内部信号并没有变为不定态（按照synopsys demo，感觉是要变为X态的才对）
另外，感觉isolation_control_signal在RTL级也没有起作用
上述问题到目前为止还比较困惑，不知道是工具的个问题，还是环境的问题，还请有经验的高手指教,谢谢！

ujghjghjhhg

If possible, could you please upload the tool. Thanks

这么早的问题，看来小编应该已经很明了了

   你装个mvsim在哪里下载的啊?如何破解的?谢谢

不知小编现在问题解决了吗?

MVSIM 仿真，关断的电源域输出没有出现预期的信号：clamp to 0 。UPF中isolation的定义没有起作用吗?

同问。现在新版的vcs支持upf输入直接仿真，但是遇到和小编一样的问题，就是看起来upf是正确的，对应的power down信号和isolation信号在波形上也是对的，但是相应的power down domain的内部信号并没有变成X.不知道问题出在哪里，有没有人遇到过类似情况啊，求支招

请问，modelsim支持upf仿真吗?如果支持，具体是什么工具，谢谢