微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > memory, analog等不能合成的解释

memory, analog等不能合成的解释

时间:10-02 整理:3721RD 点击:
在IC设计中,数字部分除了MEMORY之外都是直接综合,而memory, analog都是使用Harden IP实现,
原因大概是说两者工艺不同或者现有综合无法达到analog所能达到的速度,
不知道哪位大神能解释一下具体是怎样的原因?
谢谢

这个问题很好

能综合基本都是基于标准单元库的,memory和analog都不是基于标准单元库的,管子都是画出来的。

一个是定制电路,一个通用电路,memory 和 analog 都需要根据不同工艺,不同功能优化内部的管子,如果想要综合的话,那么其对应的管子模型和电路就需要有各种各样的单元库,这部分工作目前看很难做到,也是很多模拟电路申请专利的地方。



    感谢您的回复,还是搞不太清楚:
既然模拟也会根据不同工艺进行调整,说明也是有标准存在的,
那为什么不能将这一标准制定成该工艺下的标准库呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top