微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > mos开关管描述问题

mos开关管描述问题

时间:10-02 整理:3721RD 点击:
module pmos_verilog(    output out,
    input data,
    input control
    );
pmos p1(out, data, control);

endmodule
综合问题:
line 26: Unsupported Switch or User Defined Primitive.
请问各位大神,这个是什么问题呢?

汗,不是所有的都可以综合!你应该先学一下有哪些是可综合语句!哪些可能可以!


谢谢大神提醒。请问那什么时候要用到开关级的描述呢?是做IC设计的工程师需要掌握的么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top