ISE 13.4做IP core generation的问题

时间：10-02 整理：3721RD 点击：

如题，最近做一个简单的PLL的IP的测试，
用ISE软件里面的IP CORE generator来完成
在project里面add new IP之后，在rtl里面实例化这个IP，但在synthesis阶段，工具报告找不到这个IP的module或者primitive。
可以确定的是IP的ref module名字没拼写错误，大小写也正确

求助各位，是不是需要什么其他的操作，才能完成IP的实例化?

上一篇：求助求助！用verilog写一个延迟单元
下一篇：高速AD一般怎么调？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器