求助求助！用verilog写一个延迟单元
时间：10-02
整理：3721RD
点击：
现在遇到了一点困惑，请问如何使用Verilog写一个延迟单元。延迟时间为1ns，而且可以进行综合的。跪求！
求助求助
求助求助
是不是通过打拍来进行延迟单元的产生呢?
一个buffer到底怎么写呀，求大神给点经验。自己做没有帮忙，真的好痛苦
1ns准确延迟永远在现实中无法实现。
偏移约束?
好的。现在问题差不多已经解决。大谢！