高速AD一般怎么调？

围观了！

   谢谢了，一看有回复，还以为有人指导

测试模式ok的话，可以给AD注入方波或者正弦波，看采集出来的波形如何
有噪声实在太正常了，只要是电路就有噪声，只不过需要看噪声是不是在容许的范围内

   现在就是测试模式不OK

test模式测试的是数据输出和FPGA接口部分的问题，如果不对的话，应该是ADC的数据输出和FPGA的采样时钟之间的建立保持时间不满足要求。建议先用示波器测试一下。

标题

    请教您，用示波器怎么量这个时钟关系是否满足?

   刚四楼说对了，测试不对了话，有2点问题1 ： 有可能是阻抗不匹配，你看一下这个片子需不需要FPGA进行短接电阻或者DCI等
2 ：如果不是1的问题，可以调节AD的数据输出延迟，如果AD没有这个功能，那么调节clk的延迟，

    在采样时钟的沿变化前后，数据应该保持稳定，即满足建立时间和保持时间的要求。一般要通过ADC的配置接口调节时钟或者数据延迟，使得满足这个要求。但是在FPGA片上布线也有延时，有时候还是大头，能到几ns，建议看看不同位数据线之间的布线延时。

标题

    FPGA里面这个延迟，你是指从数据输入管脚到第一级触发器D端的延迟吗?这个怎么找到呢

FPGA里面用锁相环把时钟相位调一下应该可以

JINGJINGDE DENGDAI

你把FPGA踩到的数据传上来看看

   搞定了，AD用了SNRBoost技术，调整了下参数，奇葩的是配了个超出其参数范围的值，好了，测试模式 工作模式采实际信号都没问题

   调整SNRBoost的系数就好了吗?

   恩  奇怪的是，写的值在他的参数范围内不行，必须大于他的上限，而且跟关闭不关闭SNRBoost功能无关，必须改参数。实际采信号，MATLAB看频谱 正常