以太网IP核的FPGA验证

我在做以太网ip核的设计，代码部分已经差不多，opencore上可以参考，仿真工作一直在做。导师的要求是将该IP核，搭建成整个硬件系统，最后能真正实现以太网芯片的功能，但是我不知道硬件平台要怎么搭建?
现在的思路是，MII这边接PHY芯片，RJ45接口，可是Wishbone总线那边的数据怎么处理呢?
我自己想了两个方案：
1、找个CPU接进来。这个想法比较天真，就是将自己做的东西当成网卡，连到PC这样的思路，如果是接进来后，这以太网的数据，CPU怎么处理，接口怎么弄，感觉这个方案不靠谱。
2、启用Altera的NIOS II，将该IP核封装好，替换进去，这个方案目前是我想到的最好的，不知道这样是否可行?
请大家指点，感谢感谢，谢谢您的宝贵留言。

为自己顶一下贴

我的建议是： 剥掉wishbone， 直接使用mac来验证硬件。
mac 可以根据你的设计选用 10M，100M， 1G 等等，对应 MII， GMII， （对应新手不建议使用RMII，RGMII），如果你对mac已经很熟悉了，可以选用，这样就可以和phy相连接了。
xilinx 有很多参考版图纸，
https://www.digilentinc.com/ 上也有很多原理图

哪位知道的?指点一下我，谢谢

Altera 有现成的开发板：Cyclone IV GX 收发器入门套件，$395。有以太网。方案可参考。