微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA加载bin文件后I/O为三态

FPGA加载bin文件后I/O为三态

时间:10-02 整理:3721RD 点击:
工程中用到ddr3 core,ucf中约束了DCI,用CPU配置xc7k325t,bin文件被load到FPGA后,如果bitgen中DCI设置为quit,nowait,done有被拉高,但FPGA I/O为三态,如果设置为默认,这done不拉高。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top