微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于OFFSET IN OU的问题~13.4 ISE~~特来求助

关于OFFSET IN OU的问题~13.4 ISE~~特来求助

时间:10-02 整理:3721RD 点击:
我目前的设计是这样的。外部一个200M时钟进来,内部MMCM弄成100M。
由这个100M时钟进行外部数据的采样和发送。现在问题来了,假设200M的时钟引脚是CLK200M,数据引脚是DATA,打数据的时钟是CLK100M
我对数据输出设置作以下约束
DATA_GRP OFFSET = OUT 8 ns VALID 10ns AFTER CLK100M RISING
提示我
CLK100M does not clock any  registered input components.

对数据采样做以下约束

DATA_GRP OFFSET = IN 2ns BEFORE CLK200M~ 时序报告出来后好像根本不是我想像的样子

求助

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top