微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify综合不能进行到底

synplify综合不能进行到底

时间:10-02 整理:3721RD 点击:
synplify pro综合dut,生成不了edf。 run进程premap显示canceled,map&optimize 显示out of date。感觉没有跑到最后,log没有error,有一个warning,是信号没有使用的,无大碍。

能保存吗?如果不能说明是没有完全破解的问题!没破解完全会出两个问题!无法保存,还有生成不了综合结果文件



   解决了,是破解不完全的原因

小编有完整的破解文件吗?能否共享下,我的qq是994785885,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top