微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教信号同步后,聚合的问题。

请教信号同步后,聚合的问题。

时间:10-02 整理:3721RD 点击:
各位大侠们,小弟有个问题。
         clk1 时钟域的信号a,b,c,经过clk2的同步,变成aa,bb,cc ,然后将aa,bb和cc做组合逻辑。
         在做spyglass 的跨时钟域检查的时候,这个报警告,小弟不明白其中的原因,请各位大侠解答一下。多谢了。

看你需要达到的目的了,一般是在原时钟域先做abc的组合逻辑,再同步到目的时钟域



    如果不在clk1时钟域做,在clk2时钟域作逻辑,有什么问题?
    如果在clk2时钟域做,有什么好的办法没有?

我来说下个人理解,不见得正确。
如果有多个信号进行跨时钟域,如果这几个信号的变化时间点不一样,经过另一个时钟域的2dff后进行组合逻辑操作,可能导致同步后的结果出现一些不正确的值。
如果你这样操作可行的话,那是否意味着,多比特数据也可以使用打两拍的方式进行同步,而不用使用异步fifo了呢?   。
建议在前一个时钟域将组合逻辑做好成单bit信号,然后用寄存器打一拍后再进行跨始终域。
当然,如果你能够保证这三个信号a,b ,c  不是同时变化的,也没什么问题。



    你分析的很有道理。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top