时钟切换电路
时间：10-02
整理：3721RD
点击：
刚刚看到一篇帖子，说，“时钟切换时为了保证时钟的品质，就想到要在时钟低时切换到另一个时钟低电平“。这样怎么就保证了时钟的品质了?
只是保证时钟切换时不产生细小的毛刺。上次的逻辑就可以实现这个功能。
避免产生毛刺
能详细点吗?还是不太懂
时钟切换，你想要CLK输出怎样的信号，两个时钟想要怎样拼在一起，两个时钟使能信号想要怎么产生，要不要用Latch等等。
一般来说，时钟切换是为了不同时钟速率的需求，一般推荐外部切换，这样用最小时钟周期进行周期约束，每次外部时钟频率改变或切换后，内部PLL重新锁定后将继续工作。
你仔细看看这个，应该有帮助的。
http://www.design-reuse.com/arti ... ng-glitch-free.html