signaltap无法载入sof文件

时间：10-02 整理：3721RD 点击：

大家好：
最近做了一些板间高速通信的项目。遇到了一个问题：altera的gx系列的fpga有内嵌的高速收发器gxb模块，这些高速收发器一般都需要对应区域的差分时钟来驱动。我使用了两个不同区域的高速收发器gxb，然后引入了两组差分时钟，分别提供给各自的gxb，然而，使用signaltap的时候发现无法把sof文件下载运行，我想请问下当设计中出现了不同时钟域时使用signaltap可以同时抓取两个时钟域里面的信号吗?谢谢

上一篇：DC看不懂额
下一篇：为什么vivado不认识xilinx自家的attribute

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器