为什么vivado不认识xilinx自家的attribute

设计中需要做门控时钟转换，也就是在synthesis设置里打开 -gated_clock_conversion，按照ug901 43页的说明，需要同时在rtl 代码中加入如下的语句，verilog中加入：
(* gated_clock = "true" *) input clk;
但是我在代码中加入以上语句之后，vivado提示此处语法错误。
何解。

真是bi了够了，从ug901里复制过来的true两边的引号格式不对，照着自己重新码了一遍就好了。