微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC看不懂额

DC看不懂额

时间:10-02 整理:3721RD 点击:
找了本userguide看了几天,觉得不太难,做项目的时候就懵了
请教下面的code只是简单的设置变量么?还是有某些特殊的意义

set hdlin_no_group_register TRUE
set enable_recovery_removal_arcs TRUE
set power_preserve_rtl_hier_names TRUE
set power_hdlc_do_not_split_cg_cells TRUE
set power_do_not_size_icg_cells FALSE
set compile_new_optimization TRUE
set compile_seqmap_propagate_constants FALSE
set timing_non_unate_clock_compatibility TRUE
set compile_delete_unloaded_sequential_cells TRUE
set compile_ultra_ungroup_dw TRUE
set high_fanout_net_pin_capacitance 0
set case_analysis_with_logic_constants TRUE
set timing_input_port_default_clock FALSE

都是系统参数啊,在dc_shell里man一下就知道意义了。
比如man  hdlin_no_group_register



   谢谢额,我看看,这些也都是后端要求设置的么?

看看说明,根据项目决定,有些是一定要的
比如:set enable_recovery_removal_arcs TRUE

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top