微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 两个不相关的单端信号可以上一个差分对管脚么?

两个不相关的单端信号可以上一个差分对管脚么?

时间:10-02 整理:3721RD 点击:
我记得之前好像是不行的,一个单端信号上只能差分对的P端,N端只能空,不知道现在行不行了?

你的这个差分IO是指FPGA上可以用作差分的IO吗?还是已经配置成了差分的IO
如果你用的这个差分IO被配置成了差分,肯定是不行的
如果只是把可以做差分IO的pad当做单端使用,肯定没有问题的。
如果这个差分IO是全局时钟输入管脚,那么如果做单端使用,只能连到P端使用

查对应的FPGA手册

2楼的回复靠谱



   感谢回复,很靠谱~  用全局时钟的话只能上P端

当然可以用一个差分驱动器将单端信号转换为差分信号的

用过N pin 作过单端输出信号,没有问题

收发器的差分时钟是没法引出来用的,一般的差分时钟只能用P

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top