微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 电路实测最高频率与ISE报告的最高频率差别很大,正常么?

电路实测最高频率与ISE报告的最高频率差别很大,正常么?

时间:10-02 整理:3721RD 点击:
想测一个电路的最高工作频率,根据ISE综合后的报告,最大时钟频率能到160MHz。而我把电路例化到FPGA中,用chipscope观测输出,发现时钟调到80MHz时,输出就不正确了,请问这种情况正常么?

chipscope本来就会影响max frequency的

你得看布局布线后的静态时序分析报告,以那个为准看能不能跑到所需频率。光看综合后速度不准的

PR后的报告应该是准确的,实际可以比报告跑得更高些。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top