USB3.0 PC端口异常现象。求助各位啊。

时间：10-02 整理：3721RD 点击：

小弟在进行USB3.0 作为device测试时，连接PC，在device提供了上拉电阻之后，PC会周期性的发出一堆重复出现的低频信号，SPEC上又没有找到是什么。求助各位了。
现象是，10us的低频时钟+20us的idle+20us的低频时钟+40us的idle，然后一直重复。低频时钟的频率在30MHz左右。这堆东东到底是什么。求各位大神指点啊。说好的POLLING LFPS呢。：（

上一篇：verilog DFF reset时赋值问题
下一篇：小白求助，一个电路问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器