微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog DFF reset时赋值问题

verilog DFF reset时赋值问题

时间:10-02 整理:3721RD 点击:
请问一下,DFF在reset时是不是只能赋常量值(0或者1),而不能用变量值?谢谢。

是的,只能是0/1

复位0置位1

可以用变量


我理解应该是不可以的吧 如果reset成一个变量,这里综合器会不会把它综合成一个mux



    我特别综合了一下,事实证明确实不可以
这是RC综合器报的error:
Unable to map design without a suitable flip-flop.
Instance 'OutQ_reg' requires an async preset,async clear flip-flop.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top