带有UPF的DC，过程中的level shifter 插入问题

时间：10-02 整理：3721RD 点击：

报的信息是：
Information: Level shifter LSUPX8_RVT from library slow cannot be inserted to net ratio_inst/save because of main power mismatch(require power pin VDDH to be connected to domain primary power VDDCS).(MV-753)
ratio_inst/save信号，我是用来给ratio_inst模块的retention registers的save信号。
其中，VDDCS是一个power domain的primary supply net ,是一个power switch的输出。
求问，怎么才能将这个warning解决掉?求大神不吝赐教啊、、、

忘了写了、、、下面，还有一行信息：
Information : Skip level shifter insertion because suitable supply nets are not found.

上一篇：level shifter在顶层插不上是什么原因
下一篇：Vivado HSL的使用问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类