微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > level shifter在顶层插不上是什么原因

level shifter在顶层插不上是什么原因

时间:10-02 整理:3721RD 点击:
用t40工艺
top下面有两个模块, U1为0.99v, U2为0.81v,top也是0.81v 用upf描述了
综合后发现U1到U2的HL levelshifter插上了,位置在U2内部, 从top到U1以及从U2到U1的levelshifter也插上了,位置在U1内部.
但是U1到top的HL一直插不上,不知是什么原因?
log中有
Warning: level shifters are not inserted at the top level.
...
tcbn40lpbwphvtwcl0d990d81_ccsVLHLD1BWPHVT is not qualified because of main power mismatch (require power pin VDD to be connected to domain primary power VDDH).
...
其中VDD=0.81v VDDH=0.99v
我设location为parent也不行,

同问啊、、、,我也遇到了相同的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top