Vivado HSL的使用问题

时间：10-02 整理：3721RD 点击：

刚上手vivado,发现vivado HSL挺有意思，试了一下，写了个小程序，在vivado HSL里合成后，结果显示使用了DSP，我如果想把生成的verilog文件放到ISE里面编译的话，难道需要自己用IPcore生成相应的DSP模块吗? 还是vivado HSL生成的verilog，不适合在ISE里用?

上一篇：带有UPF的DC，过程中的level shifter 插入问题
下一篇：在线等啊···着急啊着急

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类