FPGA与ARM通信问题

时间：10-02 整理：3721RD 点击：

整体架构是arm1通过并行数据总线连接FPGA（数据总线位宽是32位），然后向arm发送数据，FPGA接收数据后再将数据发送给arm2也是通过并行数据总线来连接的（数据总线位宽16位），其中FPGA是采用的FIFO，来做缓冲的，问题是arm2接收到的数据和发送的有的时候一样有的时候不一样也没有什么规律，有遇到过类似的问题的说说你的经验，谢谢了

上一篇：请教下面两种风格的代码哪种好些
下一篇：DC check_timing 命令

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器