微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC check_timing 命令

DC check_timing 命令

时间:10-02 整理:3721RD 点击:
请教:我在使用dc综合时 source top.con后
check_timing
这时报了一个warning说design中含有unmapped的cell。
我像问一下这个时候还没有执行compile命令,肯定没有mapping啊,为什么会报这个错误呢?
check_timing 难道要在compile之后吗? 书上不是这么说的啊?

有没有哪位高人帮我解释一下?  多谢~

it is seemed not easy

Warning is not err

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top