微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教下面两种风格的代码哪种好些

请教下面两种风格的代码哪种好些

时间:10-02 整理:3721RD 点击:
第一种:

  1. reg    [15:0]  cnt;
  2. wire   [15:0]  cnt_next;

  3. always @(posedge clk or negedge rst) begin
  4.     if(!rst) begin
  5.         cnt<=0;
  6.     end else begin
  7.         cnt<=cnt_next;
  8.     end
  9. end

  10. assign  cnt_next=cnt+inc;

复制代码



第二种:

  1. reg    [15:0]  cnt;

  2. always @(posedge clk or negedge rst) begin
  3.     if(!rst) begin
  4.         cnt<=0;
  5.     end else if(inc==1'b1) begin
  6.         cnt<=cnt+16'h1;
  7.     end
  8. end

复制代码

第二种简单明了

个人觉得第二种,去除一些inc的误操作

第一种好

第二种综合后能生成门控时钟,更省电。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top