微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 弱弱的问个分频的问题

弱弱的问个分频的问题

时间:10-02 整理:3721RD 点击:
always@(posedge iCLK or negedge iRST_N)
begin
        if(!iRST_N)
        begin
                CTRL_CLK        <=        0;
                CLK_div        <=        0;
        end
        else
        begin
                if( CLK_div<=2499 )
                CLK_div        <=        CLK_div+1;
                else
                begin
                        CLK_div        <=        0;
                        CTRL_CLK <=        ~CTRL_CLK;
                end
        end
end
iCLK=50MHZ,请问输出的频率CTRL_CLK是多少?

50MHz/5000 = 10KHz

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top