求进位选择加法器方面的指导
时间：10-02
整理：3721RD
点击：
大家对进位选择加法器有没有什么比较好的资料呢?书上都是给了个系统框图，具体怎么实现很没有思路呀?求大神提出指导性意见
?通过原语实现嘛?还是通过算法实现?》
《CMOS超大规模集成电路设计》里面有介绍，第十一章里面有专门讲加法器的小节。
恩，是的，在FPGA中用原语实现，在asic中用cmos搭建
哦哦，好滴，谢啦
哦哦，那小编所说的原语大概就是我理解中的verilog，vhdl这种硬件描述语言啦
对的
受教了谢谢