请教DCM倍频的问题?谢谢!
Clock myclock(
.CLKIN_IN(clk_6.144M),
.RST_IN(0),
.CLKFX_OUT(clk_38.4m),
..LOCKED_OUT(DCM_locked)
);
居然发了三个主题贴。
DCM不清楚,但是在alter的PLL中,倍频只能用它的几种固定比例。不能随便修改。
需要设定倍频参数
DCM
#(
.CLK_FEEDBACK(CLK_FEEDBACK),
.CLKDV_divIDE(CLKDV_divIDE),
.CLKFX_divIDE(CLKFX_divIDE),
.CLKFX_MULTIPLY(CLKFX_MULTIPLY),
.CLKIN_divIDE_BY_2(CLKIN_divIDE_BY_2),
// .CLKIN_PERIOD(CLKIN_PERIOD),
.CLKIN_PERIOD(51.44),
.CLKOUT_PHASE_SHIFT(CLKOUT_PHASE_SHIFT),
.DESKEW_ADJUST(DESKEW_ADJUST),
.DFS_FREQUENCY_MODE(DFS_FREQUENCY_MODE),
.DLL_FREQUENCY_MODE(DLL_FREQUENCY_MODE),
.DUTY_CYCLE_CORRECTION(DUTY_CYCLE_CORRECTION),
.PHASE_SHIFT(PHASE_SHIFT),
.STARTUP_WAIT(STARTUP_WAIT)
)
clk_out_dcm
(
.CLK0 (clk0_buf),
.CLK90 (),
.CLK180 (),
.CLK270 (),
.CLKDV (),
.CLK2X (),
.CLK2X180 (),
.CLKFX (clkx2_out),
.CLKFX180 (),
.STATUS ( {status_float[7:3], status_out[2:0]} ),
.LOCKED (locked_out),
.PSDONE (dcm_ps_done),
.CLKIN (clkin_in),
.CLKFB (clkfb_in),
.RST (dcm_rst),
.PSEN (dcm_ps_en),
.PSINCDEC (dcm_ps_incdec),
.PSCLK (mclk_gck),
.DSSEN (1'b0)
);
外部时钟太低,不在DCM所支持的范围之内。外部换个频率高点的晶振(大于18MHz)。
在DCM不会用的情况下,最好采用Core Generator或Architecture Wizard生成,生成过程中软件会提示相关设置。
4楼和6楼,顶! 4楼和6楼,顶!
首先是频率不要太低,设置要对
DCM 的复位很重要, 用到FX端口,不复位是不能输出时钟的
目前还没有用过,有时间自己也试试!
Clock myclock(
.CLKIN_IN(clk_6.144M),
.RST_IN(1'b0),
.CLKFX_OUT(clk_38.4m),
..LOCKED_OUT(DCM_locked)
);
DCM有最低输入频率的要求,如果小于,最低频率,请采用不反馈的方式设置,CLKFX
