有关xilinxDCM的困惑？

DCM的clk0反馈到clkfb，则两个时钟相位相同，是指后面clk0经过BUFG再经过路径延时然后到达系统模块各个寄存器的时钟和DCM输入时钟相位相同吗?还是clk0经过BUFG再经过路径延时到达系统模块各个寄存器的时钟和到达FPGA管脚的时钟相位相同?
还有就是clk0和clkfx的输出有什么关系?相位相同还是不同呢?

个人理解：CLKIN与CLKFB上升沿对齐