一些基本的问题

我本来是做power IC的
现在需要用verilog HDL编写一些代码生成逻辑电路，在用synopsys变成版图生成layout
请问这个是不是属于ASIC范畴?有没有相关的教程?