微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx 多周期约束问题

xilinx 多周期约束问题

时间:10-02 整理:3721RD 点击:
我在工程中添加如下的多周期路径约束,本想应该可以缩短布局布线时间 改进布局布线性能。
NET “Inst_PLL0/enable” TNM_NET = ”abc“;
TIMESPEC TS_MC = FORM “abc” TO “abc” TS_SysClk*8;
没想到添加完上述的多周期路径约束之后,布局布线时间由原来的1小时 增加到了 3小时,疯了。
这是为什么呀?添加的约束的路径应该是没有问题的呀,而且确信enable信号属于多路径的使能信号。

From和To是同一点?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top