Encounter 和 PrimeTime看到的timing path不一致

时间：10-02 整理：3721RD 点击：

我有一條 timing path的起始點和終點在Encounter和PrimeTime都是一樣
問題是裡面走的路徑和邏輯在Encounter和PrimeTime走的路徑不一樣
雖然最後timing report報出來是相同的起始點和終點
其中Encounter報的timing path 是從一個register/Q到一個register/D
但是primetime timing report卻是報從一個register/Q 先經過一個RAM的A pin再從RAM的O pin出來到re偶gister/D
問題是primetime報出來的timing path的timing path有violation而且是true path
但是Encounter一直看不到這條path
請問該如何解?

上一篇：时钟负载的问题
下一篇：关于系统设计的时钟问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器