微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于系统设计的时钟问题

关于系统设计的时钟问题

时间:10-02 整理:3721RD 点击:
现在在做一个MIMO-OFDM的基带系统,,然后遇到下面的问题,比较困惑,有没有大大提供下子思路,谢谢了
系统输入为连续的数据流,48个为一帧,补零之后要做64点的IFFT,然后得到的IFFT结果要加上长度为16的循环前缀,,因此我想的就是一帧数据长度从48变为64然后再变为80,,貌似需要保证输出也得是连续的数据流。
(1)我想的是IFFT用流水线结构进行连续处理,但是这样的话,前面的补零和后面加循环前缀操作就都需要跨时钟,clk_48,clk_64,clk_80,这样子会不会显得时钟乱七八糟。
(2)我看的一些资料上是用双口RAM将连续数据流转换为一帧一帧的突发数据,,IFFT用突发结构实现,资料中补零和 加循环前缀的操作都没有跨时钟域,,,这里我就不太能想通了,这样的话 输入输出的数据流不是不能是连续的了么,但是一个通信系统,肯定是要能处理连续数据流的情况啊。
写的比较多,也不知道怎么样简洁地表达下,谢谢各位大大耐心看完了

串行进来的数据,如果变成并行处理就提高带宽了啊,这样第二种双口ram的方式就能实现连续的数据输入输出功能了。
不太了解这个协议,进来时48bit,出去80bit,如果输入输出都是串行,那输出的时钟频率必须大于输入才行,要不处理不过来。



    恩,谢谢回复其实我想的也是,不管怎么弄,在连续输入的情况下,帧长改变了,输出时钟就不可能和输入时钟一样了。对吧?~

只考虑吞吐量就好了,比如进来是48M串行,转48bit并行数据以后,只要1M以上的时钟都能处理。只要你后面的处理都是并行的,那么48-64--80都只需要增加位宽就行了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top