微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时钟负载的问题

时钟负载的问题

时间:10-02 整理:3721RD 点击:
我在做DC时,时钟负载很重,这样设置会改善吗?
set high_fanout_net_threshold xx
set high_fanout_net_pin_capacitance xx
就这样加进script就可以吗?high_fanout_xxx这个不是设置的一个变量吗?工具能知道怎么回事吗?

求大神详解!

从结果看,确实好了,但是谁能给我解释一下DC在这个问题上的机制啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top