ALTERA的DDR2 ip的定制问题（local_init_done）

我用的是CYCLONEIII的芯片，定制DDR2 IP核，之后直接用SINALTAP进行信号抓取，发现无法读写的原因是local_init_done 一直为低，就像XILINX里的phy_init_done信号一样的，要等该信号为高才能对芯片读写，但不知为什么该信号就一直为低，请哪位用过的赐教，说一下接口信号的注意点，谢谢 ！
（个人还是觉得XILINX的比ALTERA的要好的多，无论是文档编写，还是内部IP核。）

真的xilinx好吗?

在无法解决的情况下，将所有可能的情况试了一下，发现在生成IP核之后，先用自带的<variation自己定制的名字>_example_top设为顶层模块，然后下到板子上，发现local_init_done在给一个全局复位信号后终于为高，这样之后再用自己的顶层模块发现就可以用了，太奇怪了，不过也许就是这样。大家试一下，看看是否有效。已经试了两遍，都是这样，只要先用自带文件下到板上然后再用自己的就可以了。

    个人感觉XILINX公司的文档编写的清晰明了，且网站上的资源也很好，其中的IP设计接口较为容易理解，符合方便用户的理念。ALTERA的文档就感觉杂乱无章，一股脑的都往上写，不易查找有效信息。在一些大企业可能XILINX的技术支持也很多。

altera的DDR core需要约束，你在生成CORE 后先综合，然后执行下CORE 的*pin_map.tcl应该就OK啦

肯定要给复位信号啦，
复位结束若干时钟周期（忘了）后 local_init_done 才会变为高电平

您好！我最近在使用cyclone III 调用ddr2的IP，生成的<variation自己定制的名字>_example_top在fitter这一步过不去，怎么回事?求指导，谢谢