wave 仿真
时间:10-02
整理:3721RD
点击:
Q: Given the following snipet of Verilog code,
draw out the waveforms for clk and a
always @(clk) begin
a = 0;
#5 a = 1;
end
clk周期为20
看答案说a一直为0,但搞不懂,请赐教。
draw out the waveforms for clk and a
always @(clk) begin
a = 0;
#5 a = 1;
end
clk周期为20
看答案说a一直为0,但搞不懂,请赐教。
你这样的写法是以clk变化为触发条件,每一次触发a=0, 后面一句是不会执行的, 所以就一直是0了。 还有就是你这样的语法是有问题的。
我怎么觉得半个时钟周期会有5个time unit的high呢?仿真结果也一直是0的吗?
谢谢你的回复,我想再请教下,为什么后面就不执行了呢?
我赞同你的说法,我仿真结果不是一直为0。
这是testbench
那不就行了,如果仿真结果跟你预期的一致就说明你的分析没错啊。
